

УДК 004.383

Анатолій Сергієнко,
Хасан Мухамед Джамал,
Павло Сергієнко

АЛГОРИТМ І СТРУКТУРА МОДУЛЯ ДЛЯ ОБЧИСЛЕННЯ КВАДРАТНОГО КОРЕНЯ У ПЛІС

ALGORITHM AND STRUCTURE OF THE SQUARE ROOT CALCULATOR IMPLEMENTED IN FPGA

Розглядається розробка апаратних пристроїв для обчислення функції квадратного кореня за ітераційним алгоритмом. Запропонований алгоритм дає змогу прискорити обчислення функції квадратного кореня та зменшити апаратні витрати за рахунок обчислення кількох ітерацій табличним методом. Запропонований алгоритм розрахований на реалізацію у програмованих логічних інтегральних схемах.

Ключові слова: ПЛІС, квадратний корінь, CORDIC, конвеєр.

Рис.: 3. Бібл.: 6.

The development of the hardware units for the square root (SQRT) function calculations is considered, which is based on the CORDIC-like iterative algorithm. The proposed algorithm helps both to speed-up the SQRT function calculations and to minimize the hardware volume due to substituting some iterations by the look-up tables. The algorithm is intended for the SQRT function implementation in FPGA.

Key words: FPGA, square root, CORDIC, pipeline.

Fig.: 3. Bibl.: 6.

Вступ. Функція квадратного кореня $\sqrt{x}$ - важлива елементарна функція в наукових розрахунках, обробці цифрових сигналів та обробці зображень [1]. Наприклад, вона використовується у нейронних мережах [2]. В даний час багато задач вирішуються у програмованих логічних інтегральних схемах (ПЛІС), де також необхідно розраховувати функцію $\sqrt{x}$.

Існують різні віртуальні модулі для обчислення функції $\sqrt{x}$, які пропонуються виробниками ПЛІС та сторонніми компаніями [3]. Але ці модулі були розроблені десятиліття тому, і вони, як правило, не враховують особливості нових поколінь ПЛІС. Тому такі модулі потребують модернізації. У роботі [4] запропоновано вдосконалений алгоритм обчислення функції $\sqrt{x}$, який орієнтований на реалізацію у ПЛІС. У даній роботі пропонується ще один алгоритм, який ефективно реалізується у ПЛІС.

Алгоритми “цифра за цифрою”. Виконання алгоритму розрахунку елементарної функції типу “цифра за цифрою” зводиться до повторення одоманітних ітерацій, результатами яких є чергові точні цифри результату. Відомий алгоритм CORDIC, який призначений для розрахунків $\sqrt{x}$, полягає в наступному. Він обчислює функцію $\operatorname{atanh}(x/y)$. Але побічним результатом є функція $K\sqrt{x^2+y^2}$, а за рахунок заміни $x = A + 0.25$, $y = A - 0.25$, отримують $K\sqrt{A}$ [3,5]. Недоліками цього алгоритму є додаткове множення результату на коефіцієнт $1/K \approx 1.207$ і повторення деяких ітерацій для збіжності алгоритму.

Більш конструктивним алгоритмом є алгоритм “цифра за цифрою” обчислення функції $\sqrt{x}$ [4], який базується на наступних співвідношеннях. Для кожного числа $x \in [0.25; 1.0]$ знаходять коефіцієнти $a_i \in [0; 1]$, такі що

$$\prod_{i=1}^{\infty} (1 + a_i 2^{-i})^2 = 1.0. \quad (1)$$

Звідси

$$1/\sqrt{x} \approx \prod_{i=1}^m (1 + a_i 2^{-i}) \quad \text{або} \quad \sqrt{x} \approx x \prod_{i=1}^m (1 + a_i 2^{-i}). \quad (2)$$

Отже, обчислення функції $\sqrt{x}$ полягає у виконанні конвергентного процесу, згідно з яким вираз (1) наближається до одиниці, в той час як вираз (2) наближається до шуканого значення. Алгоритм цього процесу виражається наступним чином:

```

x[0] = x; y[0] = x;
for(i = 0, i < n, i++) {
    t = x[i] + 2^(-i)*x[i];
    q = t + 2^(-i)*t;
    if (q < 1) {
        x[i+1] = q;
        y[i+1] = y[i] + 2^(-i)*y[i]; // a[i]=1
    }
    else {
        x[i+1] = x[i];
        y[i+1] = y[i]; // a[i]=0
    }
}

```

Результатом є $y[n] = \sqrt{x}$.

Модернізований алгоритм. Найбільшу затримку розглянутого алгоритму дає подвійне додавання зсунутих даних з результатами t та q . Ці обчислення можуть бути замінені одним етапом:

$$q = x_i + 2^{-m} x_i + 2^{-m} (x_i + 2^{-m} x_i) = x_i + 2^{-m+1} x_i + 2^{-2m} x_i. \quad (3)$$

Оскільки у сучасних ПЛІС трьохвходовий суматор реалізується як один ступінь, який будується на основі шестивходових логічних таблиць (ЛТ), то такі обчислення можуть бути виконані за один такт без додаткових затримок і витрат на обладнання. Аналіз алгоритму показує, що коли i досягає межі $n/2$, то старші розряди числа x_i стають одиничними а істарших розрядів y_i є точними старшими розрядами результату. Отже, решту отриманих бітів можна обчислити після аналізу та розрахунку різниці $1 - x_i$.

Нехай $\varepsilon_1 = 1 - x_{n/2}$, $\varepsilon_x = \sqrt{x} - y_{n/2}$. Ці величини згідно з (1) і (2) дорівнюють

$$\varepsilon_1 = 1 - x \prod_{i=1}^{n/2} (1 + a_i 2^{-i})^2; \varepsilon_x = \sqrt{x} - x \prod_{i=1}^{n/2} (1 + a_i 2^{-i}). \quad (4)$$

Представимо $z = \sqrt{x} \prod_{i=1}^{n/2} (1 + a_i 2^{-i})$, тоді з (4)

$$\varepsilon_1 = 1 - z^2 = (1 + z)(1 - z); \quad \varepsilon_x = \sqrt{x} (1 - z). \quad (5)$$

Оскільки $z \approx 1$, то $\varepsilon_1 \approx 2(1 - z)$; і $\varepsilon_x \approx \sqrt{x} \varepsilon_1 / 2 \approx y_{n/2}(1 - x_{n/2})/2$. Тоді результат дорівнює $y_n = y_{n/2} + y_{n/2}(1 - x_{n/2})/2$ та модернізований алгоритм є наступний:

```

x[0] = x; y[0] = x;
for (i = 0; i < n/2; i++) {
    q = x_i + 2-i+1 * x_i + 2-2i * x_i;
    if (q < 1.0) {
        xi+1 = u;
        yi+1 = yi + 2-i-1 * yi;
    } else {
        xi+1 = xi;
        yi+1 = yi;
    }
}
y = yi+1 + yi+1 * (1.0 - xi+1) / 2;

```

Експериментальні результати. Отриманий алгоритм був описаний мовою VHDL як віртуальний модуль. Цей модуль було зконфігуровано для ПЛІС Xilinx Spartan-6 для різної розрядності вхідних і вихідних даних. На рисунках 1 та 2 наведено залежність апаратних витрат в кількості ЛТ, а також максимальної тактової частоти від розрядності вхідних даних і результатів для комбінаційної і конвеєрної схем цього модуля, відповідно. Слід відзначити, що модулі з розрядністю 32 додатково мають один блок множення DSP48, а решта — чотири таких блоки.

Для порівняння, на рис. 1, 2 показані характеристики віртуальних модулів, які пропонуються компанією Xilinx Inc. Загалом, запропонований модуль має більші апаратні витрати і меншу тактову частоту. Це пояснюється тим, що модуль, який генерується засобом XilinxCoregen, описаний на рівні ЛТ і тригерів і тому адаптований до архітектури ПЛІС конкретного типу. А запропонований модуль, хоча і не потребує тривалого генерування, повинен бути зкомпільованим синтезатором, який виконує ефективну, але не оптимальну оптимізацію.




Рис. 1. Апаратні витрати блоку $\sqrt{x}$, ЛТ, в залежності від n




Рис. 2. Максимальна тактова частота, МГц, блоку $\sqrt{x}$ в залежності від n

Переваги запропонованого модуля полягають в тому, що він є безкоштовним і може бути налаштований на довільну розрядність вхідних та вихідних даних, а також для будь-якого типу ПЛІС. Крім того, запропонований модуль має нижчу латентну затримку, що є важливим, наприклад, при виконанні на його основі операцій з плаваючою комою.

Наприклад, для розрядності 24 біт, латентна затримка становить лише 15 тактів проти 25 тактів у конкурентного ядра. Це означає, що при виконанні розрахунків з плаваючою комою запропонований модуль забезпечує більшу продуктивність.

Висновки. Запропоновано модифікований алгоритм “цифра за цифрою” для обчислення функції квадратного кореня. Алгоритм відрізняється мінімізованою кількістю ітерацій, яка приблизно удвічі менша за кількість розрядів результату. Алгоритм описаний мовою VHDL і призначений для реалізації у ПЛІС будь-якої серії. Найбільш ефективна його реалізація при обчисленні функції $\sqrt{x}$ з плаваючою комою.

Список використаних джерел

1. Woods R. FPGA-based Implementation of Signal Processing Systems / J. McAllister, G. Lightbody, Y. Yi / J. Wiley and Sons, Ltd., Pub. 2008. 364 p.
2. FPGA Implementations of Neural Networks". A. R. Omondi, and J. C. Rajapakse, Eds. Springer. 2006. 360 p.
3. Yoshikawaa K. Development of Fixed-point Square Root Operation for High-level Synthesis / N. Iwanagaa, A. Yamawaki // Proc. 2nd Int. Conf. on Industrial Application Engineering. 2014. P. 16 — 20.
4. Сергієнко А. М. Реалізація функції квадратного кореня у ПЛІС / П. А. Сергієнко // Вісник НТУУ «КПІ»: Інформатика, управління та обчислювальна техніка: [зб. наук. пр.] Київ. 2014. Т.60, С. 40 — 45.
5. Бікташева С. Р. CORDIC-метод обчислення квадратного кореня / С. Р. Бікташева, Л.В. Мороз, М. Ю. Стахів // Вісн. Нац. Ун-ту "Львівська політехніка". Сер.: Електроніка : [зб. наук. пр.] Львів : Вид-во Нац. ун-ту "Львів. політехніка", 2006. С. 152—155.
6. Chen T.C. Automatic computations of exponentials, logarithms, ratios and square roots. // IBM J. Res. and Develop. 1972. №4. P. 380 — 388.

ДОВІДКА ПРО АВТОРІВ

Сергієнко Анатолій Михайлович – доцент, кафедра обчислювальної техніки, Національний технічний університет України «Київський політехнічний інститут імені Ігоря Сікорського».

Serhiyenko Anatoliy – associate professor, Department of Computer Engineering, National Technical University of Ukraine “Igor Sikorsky Kyiv Polytechnic Institute”.

E-mail: aser@comsys.kpi.ua

Хасан Мухамед Джамал – студент, кафедра обчислювальної техніки, Національний технічний університет України «Київський політехнічний інститут імені Ігоря Сікорського».

Hasan Muhamad Jamal – student, Department of Computer Engineering, National Technical University of Ukraine “Igor Sikorsky Kyiv Polytechnic Institute”.
E-mail: muhamad.software@gmail.com

Павло Анатолійович Сергієнко – студент, кафедра системного програмування та спеціалізованих комп’ютерних систем, Національний технічний університет України «Київський політехнічний інститут імені Ігоря Сікорського».

Pavlo Anatolijovich Serhienko – student, Department of System Programming and Application Specific Computer Systems, National Technical University of Ukraine “Igor Sikorsky Kyiv Polytechnic Institute”.

E-mail: paulsrgnk002@gmail.com

**Anatoly Sergienko,
Hassan Muhamed Jamal,
Pavlo Sergienko**

ALGORITHM AND STRUCTURE OF THE MODULE FOR THE SQUARE ROOT CALCULATION IN FPGA

Relevance of research topic. Field programmable gate array (FPGA) is a modern element base that is designed for high performance implementation of the application specific algorithms with the fixed-point numbers. Very often, such algorithms encounter the calculation of elementary functions. There is a shortage of device designs for calculating elementary functions in the FPGA and they need to be refined.

The problem consists in the imbalance of the existing SQRT IP core parameters and the affordances of the FPGA system designers, as well as the modern FPGA features.

Analysis of recent research and publications. Over the past few years, there are more articles devoted to high-performance modules for calculating elementary functions, but ready-made modules are inaccessible for the widespread use. Most of the modules calculate the square root using an inefficient CORDIC algorithm.

Selection of unexplored parts of the general problem. This article is devoted to the study and implementation of a rare algorithm for calculating a square root of the iterative type in the FPGA.

Objectives. The goal is to improve the iterative algorithm for calculating the square root, intended for configuring in the FPGA.

Presentation of the main material. An improved iterative algorithm for calculating the square root function is proposed. The improvement is to reduce the difficulty of calculating the algorithm steps and to replace the last steps with the table calculations. This increases the speed of the calculation of the function more than twice.

Conclusions. The proposed modified algorithm is distinguished by a minimized number of iterations. The algorithm is described in VHDL language and is intended for implementation in FPGA of any series. Its most effective implementation is when calculating the function of a square root with a floating point.

Key words: FPGA, square root, pipeline, CORDIC.